忍者ブログ

EDA Blog

Verilog、SystemVerilog、SystemCなど、ハードウェア記述言語についてのブログです。

[PR]

×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

コメント

現在、新しいコメントを受け付けない設定になっています。

ImpulseC/CoDeveloperを使ってみる (6)

ImpulseC/CoDeveloperのロード機能を追加して動作合成した結果をQuartus IIでコンパイル
していたら、ラッチが生成されているようです。
Warning (10631): VHDL Process Statement warning at
Count_comp.vhd(112): inferring latch(es) for signal or variable "nextState",
which holds its previous value in one or more paths through the process
問題になっているソースCount_comp.vhdを見て、nextStateのprocess文を見てみたが、
動作合成で生成されたVHDLコードは見てもよく分かりません・・・。
Quartus IIでDesign Assistantを実行してみたのですが、ラッチが生成される記述がある
ようなワーニングは出ないので、今のところ原因は謎です。

HDLでもラッチを生成させないような記述方法がありましたが、動作合成用のC言語でも
同じような注意が必要になるのかもしれません。

拍手[0回]

PR

コメント

お名前
タイトル
文字色
メールアドレス
URL
コメント
パスワード Vodafone絵文字 i-mode絵文字 Ezweb絵文字

カレンダー

03 2024/04 05
S M T W T F S
1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30

フリーエリア

最新CM

[04/11 なつたん]

最新TB

プロフィール

HN:
aston_martin
性別:
非公開

ブログ内検索

カウンター

アクセス解析