忍者ブログ

EDA Blog

Verilog、SystemVerilog、SystemCなど、ハードウェア記述言語についてのブログです。

[PR]

×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

GHz時代の高周波回路設計:第9章

会社で昼休みに読みましたが、PLLの素人には難しい内容だったので途中であきらめました。
この本は今週末に図書館に返却して、次はPLL回路の設計と応用を読みます。

ついでに調べた、いくつかの用語。
位相ノイズ発生時の、実際のVCO出力がどのようになるのかをシミュレーションで確認できれば、より理解が深まりそうな気がします。
リファレンス・リーク
位相比較器からのリファレンス周波数成分の漏れ。
位相比較器からは、比較周波数の周期でパルス状のロジックレベル信号が出力される。
平滑化しきれずにリプルが残ると、VCO入力に重畳してしまう。
PLL出力にFM変調がかかり、スプリアス成分が発生してしまう。
単位はdBc。キャリアのレベルに対する比をdBであらわしたもの。

スプリアス
基本周波数の整数倍の周波数以外に現れる、不要な周波数成分。

位相ノイズ
発振周波数近傍のFM性ノイズのこと。

位相余裕
ゲインが0dBになる周波数での、180度の位相との差分。

ゲイン余裕
位相が180度に周波数でのゲイン。

拍手[0回]

PR

GHz時代の高周波回路設計:第8章

今は仕事があまり忙しくないので、出勤前に会社の近くの店でコーヒー飲みながらPLLの勉強をしようと考えていたのですが、今朝乗った旧型の中央線車両で全然冷房が効いておらず、出鼻をくじかれて断念しました。

結局、帰宅して子供を寝かせてから読みました。
今後調べる必要があると思ったキーワードです。
  • 発振回路のQ(クオリティ・ファクタ)
  • 位相雑音特性
  • ハートレー発振回路
  • コルピッツ発振回路
  • クラップ発振回路
  • 電気長
世間がお盆休みの間、ジッターについて色々調べていたのですが、位相雑音特性とは Phase Jitter のことではないかと思います。

拍手[0回]

GHz時代の高周波回路設計:第1章~第2章

図書館からGHz時代の高周波回路設計を借りてきたので、数式を(簡単なものですが)ノートに書きつつ読んでいます。
数式を書かずに読むと頭に入らないので・・・。

第1章と第2章まで読み終えて、Sパラメータとはどういうものか、インピーダンス・マッチングが何故大切なのかというところまで理解しました。
一番興味があるのはPLLの部分なので、次は第8章に進んで、第8章と第9章を終えたら返却する予定です。

PLLについては仕事でよく使うので、次はPLL回路の設計と応用を読もうと考えています。

拍手[0回]

カレンダー

03 2024/04 05
S M T W T F S
1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30

フリーエリア

最新CM

[04/11 なつたん]

最新TB

プロフィール

HN:
aston_martin
性別:
非公開

ブログ内検索

カウンター

アクセス解析