忍者ブログ

EDA Blog

Verilog、SystemVerilog、SystemCなど、ハードウェア記述言語についてのブログです。

[PR]

×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

SeedとCost Table

Quartus IIでは、Fitter設定のSeedを変更することで、同じデザインでも異なる配置配線結果を得ることができます。
配置配線結果が変わるということはタイミングも変わるということなので、タイミングが満たしにくいデザインの場合は、複数のseedを振ってタイミングを満たすということをよく行います。
ISEでは、cost tableというものがseedに相当するようです。
cost tableで設定できる値は1から100までとなっています。

拍手[0回]

PR

[ISE] SmartXplorer

普段はQuartus IIばかり使用していますが、訳あって最近はISEを少し触っています。
Quartus IIのDesign Space Explorerのような、シードを振って最適化するようなツールがISEにもないか探したところ、最近のバージョンではSmartXplorerというツールがありました。
少し前まではMulti Pass Place & Routeなるツール(?)で行っていたようで、日本語のブログでもそれを紹介しているものを見かけましたが、現在はSmartXplorerに移行されているようです。

拍手[0回]

カレンダー

03 2024/04 05
S M T W T F S
1 2 3 4 5 6
7 8 9 10 11 12 13
14 15 16 17 18 19 20
21 22 23 24 25 26 27
28 29 30

フリーエリア

最新CM

[04/11 なつたん]

最新TB

プロフィール

HN:
aston_martin
性別:
非公開

ブログ内検索

カウンター

アクセス解析