忍者ブログ

EDA Blog

Verilog、SystemVerilog、SystemCなど、ハードウェア記述言語についてのブログです。

[PR]

×

[PR]上記の広告は3ヶ月以上新規記事投稿のないブログに表示されています。新しい記事を書く事で広告が消えます。

コメント

現在、新しいコメントを受け付けない設定になっています。

Vivado HLSのSSR FFT IPライブラリ

Super sampling rate対応のFFTを使う必要ができた。
Vivado 2019.2のVivado Design Suiteユーザーガイド 高位合成を久しぶりに読んでみたらSSR FFT IPライブラリがあることに気が付いた。SSR=16までは対応していると書かれている。

早速ユーザーガイドを読みながらVivado HLSプロジェクトを作って試し始めたのだが、hls_ssr_lib.hのincludeの時点でファイルが見つからないとなっている。 Community Forumsのこの投稿によると、Vitisのgithubからcloneして、必要なファイルを持ってこないといけないようだ。

cloneまではしたものの、includeパスを追加するところでVivado HLS GUIの反応が無くなるので諦めてSystem GeneratorのSSR blocksetを使うことにした。

拍手[0回]

PR

コメント

お名前
タイトル
文字色
メールアドレス
URL
コメント
パスワード Vodafone絵文字 i-mode絵文字 Ezweb絵文字

カレンダー

04 2024/05 06
S M T W T F S
1 2 3 4
5 6 7 8 9 10 11
12 13 14 15 16 17 18
19 20 21 22 23 24 25
26 27 28 29 30 31

フリーエリア

最新CM

[04/11 なつたん]

最新TB

プロフィール

HN:
aston_martin
性別:
非公開

ブログ内検索

カウンター

アクセス解析