http://verilog.blog.shinobi.jp/%E3%82%B3%E3%83%B3%E3%83%91%E3%82%A4%E3%83%A9/%E3%82%B3%E3%83%B3%E3%83%91%E3%82%A4%E3%83%A9%E6%A7%8B%E6%88%90%E6%B3%95%EF%BC%9A%20%E4%B8%80%E5%80%8B%E4%BB%A5%E4%B8%8A%E3%81%AE%E8%A1%A8%E3%81%97%E6%96%B9コンパイラ構成法: 一個以上の表し方
一個以上(正規表現だと+)のあらわし方。
下記の記述の場合、s_listは一個以上のstmtからなることを示している。
s_list : stmt
| s_list stmt
;
[0回]
PR